SiC-bærerplate for LED-etsing
Semixlabs Sic-bærerplate for LED-etsing kombinerer et isostatisk grafittsubstrat med høy renhet med et tett CVD-silisiumkarbid (SiC)-overflatebelegg for å gi en optimal balanse mellom termisk styring, plasmamotstand og kostnadseffektivitet. Denne hybridstrukturen er den foretrukne løsningen i bransjen for ICP/RIE LED-etsningskamre med høy gjennomstrømning som krever lav partikkelgenerering, stabil wafertemperatur og lang levetid.
Tekniske beskrivelser
Ⅰ. Material- og strukturdesign
Semixlabs tekniske valg av et isostatisk grafittsubstrat med høy renhet og et tykt, tett CVD Sic-belegg:
1. Grafittsubstrat gir svært god varmeledningsevne i bulk, lav spesifikk vekt og utmerket motstand mot termisk sjokk – noe som bidrar til rask termisk utjevning over bærerplaten under pulserte eller lange etsesykluser. Grafitt forenkler også maskinering for presisjonsfunksjoner og lokalisering av geometrier.
2. CVD SiC-belegg danner en kjemisk inert, slitesterk overflate som er i direkte kontakt med plasma og waferens bakside. Sammenlignet med bar grafitt eliminerer CVD SiC-overflaten aktive steder, reduserer karbonrelatert forurensning og forbedrer motstanden mot halogenplasmaer dramatisk.
3. Kombinert resultat: Hybridstrukturen beholder de termiske fordelene og maskinbearbeidbarheten til grafitt, samtidig som den gir forurensningskontrollen og overflateholdbarheten til SiC.
Ⅱ. Vanlige utfordringer og Semixlab-løsninger
1. Partikkelgenerering og overflateforurensning
Løsning: Tett CVD SiC topplag + flertrinns nanopolish-finish (typisk Ra ≤0.2 μm). Avgassing- og partikkeltester utført før forsendelse; valgfrie beskyttende foringer for ytterligere livssyklusbeskyttelse.
2. Plasmaerosjon av bæreroverflaten
Løsning: Optimalisert CVD SiC-tykkelse (kundespesifisert, typisk 100–300 μm) og valgfrie TaC-forseglingslag i ekstreme kjemikalier. Akselerert plasmalevetidstesting (simulering av prosessoppskrift) før kvalifisering.
3. Delaminering av belegg eller grensesnittfeil
Løsning: Forbehandling av overflater (rengjøring + mikroteksturering), graderte heftmellomlag og lavspenningsavsetningsoppskrifter for å minimere termisk uoverensstemmelse og restspenning.
4. Termisk forvrengning og vridning under sykling
Løsning: Plategeometri drevet av endelige elementer, kontrollert valg av substrattetthet og ettergløding for å avlaste restspenninger. Tilgjengelige avstivningsribber eller støtteplater for ekstreme krav til flathet.
Spesifikasjoner
| Grunnleggende fysiske egenskaper til CVD SiC-belegg | |
| Eiendom | Typisk verdi |
| Krystallstruktur | FCC β-fase polykrystallinsk, hovedsakelig (111)-orientert |
| Tetthet | 3.21 g / cm³ |
| Hardhet | 2500 Vickers hardhet (500 g belastning) |
| Korn størrelse | 2 ~ 10μm |
| Kjemisk renhet | 99.99995% |
| Varmekapasitet | 640 J·kg-1K-1 |
| Sublimeringstemperatur | 2700 ℃ |
| Fleksibilitetsstyrke | 415 MPa RT 4-punkts |
| Youngs modul | 430 Gpa 4pt bøy, 1300 ℃ |
| Termisk ledningsevne | 300 W·m-1K-1 |
| Termisk ekspansjon (CTE) | 4.5 × 10-6K-1 |
Applikasjoner
Typiske bruksområder i LED-etseprosesser
I LED-etseprosessen fungerer SiC-bærerplaten som det mekaniske, termiske og kjemiske grensesnittet mellom waferen og etsemiljøet. Semixlabs SiC-bærerplate, bygget på et høyrens grafittsubstrat med et tett CVD SiC-belegg, er spesielt konstruert for å sikre stabil wafertemperaturkontroll, kjemisk motstand og partikkelfri drift gjennom gjentatte plasmasykluser. Nedenfor er en oversikt over de viktigste bruksscenariene innen LED-etselinjer:
1. Waferstøtte og termisk håndtering i ICP/RIE-etsing
I LED-etseutstyr som SAMCO, Oxford Instruments og LAM ICP-etsere er wafere (vanligvis 2–8 tommer, inkludert GaN-på-safir eller GaN-på-Si-substrater) montert på SiC-bærerplaten.
Transportøren må oppgi:
● Jevn varmeoverføring mellom waferen og den elektrostatiske chucken (ESC) eller den mekaniske klemmen;
● Utmerket flathet for å sikre jevn plasmaeksponering og kontroll av etsedybden;
● Høy varmeledningsevne (avledet fra grafittkjernen) for å eliminere lokalisert overoppheting («hot spots») som kan føre til ujevn etsning eller defektdannelse.
Semixlabs hybridstruktur gir en stabil temperaturprofil (±1 °C over waferoverflaten), noe som muliggjør presis kontroll av etsehastighet og selektivitet – avgjørende for å opprettholde LED-mesa-geometrien og glatthet på sideveggene.
2. Baksides termisk ledning og waferbeskyttelse
I mange LED-etsekammere monteres wafere med forsiden ned, og bærerplaten sørger for baksidens termisk ledning for å opprettholde temperaturjevnhet. Selv mindre ujevnheter i termisk kontakt kan føre til:
● Avvik i etsehastighet;
● Fotoresistbrenning;
● Ujevn mesahøyde – alt dette reduserer LED-utbyttet.
Semixlabs speilblanke CVD SiC-belegg sikrer tett kontakt mellom skivene, mens grafittsubstratet bufrer termiske sjokk under overganger mellom oppskrifter (f.eks. mellom etsings- og kjøletrinn).
Denne kombinasjonen minimerer waferstress og forhindrer mikrosprekker i sprø safir- eller GaN-substrater.
3. Mekanisk justering og kammerkompatibilitet
SiC-bærerplater fungerer også som presisjonsmekaniske grensesnitt mellom waferen og prosesskammerets maskinvare.
Grafittkjernens lette og maskinbare natur muliggjør komplekse geometrier – som justeringshull, fordypninger og baksidekanaler – noe som gir perfekt integrering med ulike verktøykonfigurasjoner.
Semixlabs design sikrer:
● Dimensjonskompatibilitet med batch-etsere for flere wafere og verktøy for én wafer;
● Enkel lasting/lossing av wafere med robotarmer;
● Redusert mekanisk belastning på skjøre GaN-wafere under overføringssykluser.
Våre tjenester

Semixlab produktbutikk


EN
EN
DA
NL
FI
FR
DE
IT
JA
KO
NO
PL
PT
RO
RU
ES
SV
TL
ID
SK
UK
VI
TH
TR
FA
BE
LA
UZ




